Kebanyakan orang berpikir saklar jaringan hanyalah sebuah kotak hitam dengan lampu yang berkedip ketika data berpindah. Bukan itu. Cara switch menangani data tersebut bergantung sepenuhnya pada desain perangkat keras internalnya. Anda tidak akan melihat perbedaan ini di luar. Ini hanya penting ketika jaringan Anda perlu memindahkan lalu lintas dalam jumlah besar tanpa membuang paket.
Ada tiga cara utama pembuatan perangkat ini. Masing-masing mempunyai cara berbeda dalam menangani lalu lintas masuk dan keluar pelabuhan. Memahaminya membantu Anda mengetahui mengapa satu sakelar terasa cepat sementara sakelar lainnya tersedak saat diberi beban.
Peralihan Memori Bersama
Ini adalah arsitektur paling sederhana untuk dipahami. Anggap saja seperti kantor pos dengan satu area penyortiran.
Dalam saklar memori bersama, setiap paket yang masuk ke port mana pun segera disalin ke buffer memori umum. Semua port berbagi kumpulan penyimpanan yang sama. Switch membaca alamat tujuan dalam paket dan kemudian merutekannya ke port output yang benar dari kumpulan bersama tersebut.
Ini efisien karena memori dibagikan. Jika satu port sibuk dan port lainnya idle, memori masih dapat digunakan. Tapi ada batasannya. Jika lalu lintas masuk melebihi kapasitas memori, Anda akan mengalami kemacetan. Setiap pelabuhan memperebutkan ruang yang sama. Desain ini umum terjadi pada switch yang lebih kecil atau menengah di mana biaya lebih penting daripada throughput yang ekstrim.
Kesimpulan utamanya: Memori bersama menggunakan buffer tunggal untuk semua port. Ini hemat biaya tetapi dapat menghambat jika terlalu banyak port yang mengirim data sekaligus.
Peralihan Matriks
Sakelar matriks bekerja secara berbeda. Alih-alih kumpulan bersama, mereka menggunakan jaringan internal.
Bayangkan sebuah persimpangan. Port input berjalan secara vertikal. Port keluaran berjalan secara horizontal. Di mana mereka bersilangan, di situ ada titik penghubungnya. Ketika sebuah paket tiba, switch memeriksa alamat MAC berdasarkan tabel pencariannya. Ia menemukan port keluaran yang benar dan kemudian menutup sirkuit tertentu pada grid tempat jalur masukan dan keluaran berpotongan.
Ini menciptakan jalur khusus untuk aliran data spesifik tersebut. Ini seperti memiliki terowongan pribadi untuk paket itu. Beberapa transfer dapat terjadi secara bersamaan selama tidak bertabrakan di jaringan. Arsitektur ini mendukung kecepatan lebih tinggi dan latensi lebih rendah karena koneksinya langsung.
Namun, membangun matriks menjadi mahal dengan cepat. Saat Anda menambahkan lebih banyak port, jumlah titik persimpangan bertambah secara eksponensial. Perangkat keras fisik yang diperlukan untuk mengelola semua koneksi tersebut menjadi rumit dan mahal. Anda sebagian besar akan menemukannya pada peralatan perusahaan kelas atas yang kinerjanya tidak dapat dinegosiasikan.
Sakelar Arsitektur Bus
Arsitektur bus adalah yang paling aneh. Itu tidak menggunakan grid atau kumpulan memori bersama dalam pengertian tradisional.
Di sini, semua port berbagi jalur transmisi internal yang umum, yang dikenal sebagai bus. Akses ke bus ini dikendalikan menggunakan Time Division Multiple Access (TDMA). Anggap saja seperti jalan raya satu jalur dengan lampu lalu lintas yang ketat. Hanya satu mobil yang dapat berada di jalan dalam satu waktu.
Setiap port masih memiliki buffer memori khusus. ASIC (Sirkuit Terpadu Khusus Aplikasi) menangani tugas berat dalam mengendalikan siapa yang dapat menggunakan bus dan kapan. Paket tersebut berada di buffer portnya hingga ASIC memberikan akses ke bus umum. Setelah berada di bus, ia melakukan perjalanan ke buffer pelabuhan tujuan.
Desain ini lebih tua. Hal ini kurang umum terjadi pada jaringan berkecepatan tinggi modern karena bus menjadi penghambat. Hanya satu transfer yang dapat dilakukan di
